19 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭63-79133

@Int_Cl.4

識別記号

庁内整理番号

匈公開 昭和63年(1988) 4月9日

G 06 F 9/06 12/14 3 3 0 3 2 0 A-7361-5B B-7737-5B

審査請求 未請求 発明の数 1 (全3頁)

49発明の名称

プログラムの不正使用防止方式

②特 顋 昭61-223510

愛出 類 昭61(1986)9月24日

⑫発 明 者 内 海

和彦

愛知県尾張旭市晴丘町池上1番地 株式会社日立製作所旭

工場内

砂発明者 山崎

晃

愛知県尾張旭市晴丘町池上1番地 株式会社日立製作所旭

工場内

⑪出 頤 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

迎代 理 人 弁理士 小川 勝男 外1名

明 椒 数

1. 発明の名称

プログラムの不正使用防止方式

- 2. 特許請求の範囲
 - 1. 外部記憶装置と該外部記憶装置に対して読出し、び込み制御を行う外部記憶装置に対いて、中央処理制御部とを有する処理装置において、該処理装置の持つ固有番号をキーとして外部記憶装置のデータ配列を変換する情報配列を変換してプログラムの読出し、改込みを行うことを特徴とするプログラムの不正使用防止方式。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は外部記憶装置のアクセス方式に係り、 特にプログラムの不正使用防止方式に関する。

〔従来の技術〕

従来、プログラムを変換する方法としては、 D E S (Data Encription Standard)方式が一般 に広く使用されているが、この方式は機密保持を 目的としているため、その方式も複雑であり、実 随にあたっては脳価であるため実用には不適切で あった。

なお、この種の装置として関連するものとして、 例えば特別昭 5 1 - 1 0 8 7 0 2 号がある。

(発明が解決しようとする問題点)

本発明は、前記の装置の複雑、高価化の不適切な点を除去し、外部記憶装置の媒体に記憶されたプログラムをハードコピーされても、他の装置で使用できないという効果を有するプログラムの不正使用防止方式を安価に提供することにある。

(問題点を解決するための手段)

上記目的は、データの配列を装置固有の番号を キーとしてデータを設現する要素の配列のみを変 換し、各要素の配列による特異性について新たな 要素を生み出さぬことにより、速成される。

本制御方式によれば、媒体に記憶されたプログラムをハードコピーされても、他の装置で使用で

(作用)

特開昭63-79133 (2)

きないという効果を有し、プログラムの不正防止 を未然に防止することができる。

(実施例)

以下、本発明の一次施例を図面を用いて説明する。

第1回は、処理装置のブロック図である。

処理装置1は、外部記憶装置4、外部記憶装置 制御部3、および中央処理制御部2を有し、中央 処理制御部2からの外部記憶装置4に対する同時 皆込み、認出しを行うための複数データ採7は外 部記憶装置制御部3内の情報配列変換制御部5 お よび、データ採制御部6を介して外部記憶装置4 に接続されている。

第2図は、情報配列変換制御部5内の一回路例 を示すブロック図である。

ここでは、外部記憶装置4のデータ線は、2°~2′の8ピットで構成され、かつ情報配列変換制御部は、データ線の2°と2′,2′と2′,2°と2′,2°と2′,2°

のデータ配列変換の例を示したが、データ線が 2°~2 n-1 の n 本の場合にも同様に拡張すること ができ、また、固有番号を示すスイッチを配列変 換回路毎に設けスイッチのON/OFF設定を任 途にすることにより任意の情報配列変換ができる ことは明らかである。

(発明の効果)

本発明によれば、処理装置の固有番号を示すスイッチの設定により、外部記憶装置をアクセスするデータ線の情報配列を任意に変換して外部記憶装置をアクセスするため、本装置によって書き込まれたプログラムを他の装置で入力しても、正常に読み出すことができず、比較的安価にプログラムの不正使用を防止する効果がある。

4. 図面の簡単な説明

第1図は、本発明の一実施例プログラムの不正 使用防止を実現するための処理装置のブロック図、

第2回は、本発明の情報配列変数制御の回路構成図である。

1 … 処理装置、2 … 中央処理装置、3 … 外部記

情報配列姿換装置の姿換回路は、処理装置1の 持つ固有番号を示すスイッチを有し、このスイッ チの設定によりデータ線の2°と2'とを入換える か否かの制御を行う回路を構成している、ここで はスイッチ〇Nで入換える制御を行う。

以下同様に変換回路 1 2 , 1 3 , 1 4 は、それ ぞれデータ線の 2 'と 2 ', 2 'と 2 ', 2 'と 2 'と を入換える制御を行う回路を構成している。


次に外部記憶装置4のアクセス時の動作を説明 する。

上記では、データ線が2°~2'の8本の場合を 示し、2°と2', 2'と2', 2'と2', 2'と2'

位装置制御部、4 ··· 外部記憶装置、5 ··· 情報配列 变換制御部、6 ··· データ線制御部、7 ··· データ線、 1 1 ~ 1 4 ··· 変換回路。



特開昭63-79133 (3)



第 2 図

- 1 処理装置
- 2 中央処理制御部
- 3 外部記憶装運制卸卸
- 4 外部記憶装置
- 5 情极配列变换制卸部
- 6 データ練制御部
- 7 デ-9線

